半導覆絕緣實驗室

實驗室資料瀏覽

實驗室名稱

半導覆絕緣實驗室　

指導教授

林吉聰　

實驗室編號

EC9010　

電話

4122　

網頁路徑

http://　

實驗室簡介

實驗室特色

　

項目

創新研發思維之培養，精進研究能力之薰陶　

實驗室短期目標 1. 非傳統結構奈米金氧半：結合傳統金氧半無屈膝效應也無自我加熱效應的優點，和矽覆絕緣金氧半中絕緣埋層之優點，利用阻絕氧化層隔絕過多的PN接面，但讓金氧半之本體直通基底，如此漏電流和過多寄生電容可移除，且自然形成之本體縛點可讓碰撞游離之多數載子與通道中產生的多餘熱能都可被排除，如此截長補短，令所面臨之問題都獲得解決。如此也可鬆弛超薄本體矽覆絕緣金氧半對均勻超薄厚度技術之需求。
2. 非連續絕緣埋層奈米金氧半：利用傳統習知的隔離技術，預留碰撞游離產生之主要載子和熱能可被排出之源汲極通道，設計製作之另類非傳統金氧半。前述之問題也被解決。
3. 非連續且非等高之矽覆絕緣金氧半場效體，仍具有前項所述之源汲極通道，可排熱能和抑除浮體效應。
4. 顛倒傳統薄膜電晶體架構，並進行挖除大部分本體，且將部分本體和源極縛接，其他填入阻絕氧化層，如此形成具有背式閘極和優質本體縛點之無屈膝效應核能散熱之優質多晶矽薄膜電晶體。
上述四種非傳統能解決現實傳統電晶體所面臨問題之架構，都已經獲得中華民國專利，且已被知名IEEE TED， JOURNAL OF APPLIED PHYSICS， ECS，SSE， EL等期刊刊出論文，國際會議上也多被接受為口頭報告論文。
此外，上述之架構都可結合我們創新的自我對齊技術，能使元件做到通道長度達10奈米以下，甚至小至2、3奈米，遠遠高出國際半導體技術藍圖之規劃。

實驗室長期目標 一、有關非傳統奈米金氧半之研究：

二、有關1T DRAM（一顆電晶體之隨機存取記憶體）單元和多數元非傳統快閃記憶體之研究：

甲、 1T DRAM Cell:
乙、多數元非傳統快閃記憶體:

三、未來有關結合負微分電阻（NDR）與CMOS（互補金氧半）之高切換速度元件與超級系統之研究：

研究成果

項目

[2]. Jyi-Tsong Lin, Kuo-Dong Huang, Chu-Lun Wu, “An Alleviated Self-heating Poly-Si Thin-Film Transistor Built on Non-continuing Buried Insulator”, Electrochemical and Solid State Letters, Vol. 10, No. 3, January 2007, PP. H107-H110. (SCI Impact Factor: 2.009=1621/807)　

[3]. Jyi-Tsong Lin, Kuo-Dong Huang and Shih-Tsong Lin, “A Kink-Free Bottom Gate Poly-Si Thin-Film Transistor with Smart Body Tie”, Electrochemical and Solid-State Transactions, vol. 2, No. 26, 2007, pp. 1-7.　

[4]. Jyi-Tsong Lin, Kuo-Dong Huang, and Shu-Fen Hu, “The Effect of N-Channel Polysilicon Thin-Film Transistors with Body-Block Spacers”, Solid-State Electronics, Vol. 51, 29 June 2007, PP. 1056-1061. (SCI Impact Factor: 1.159=723/624)　

[5]. Jyi-Tsong Lin, and Yi-Chuen Eng, “Source/Drain-Tied Poly-Si Thin-Film Transistor with Π-Shaped Active Region for Device Reliability Improvement,” Journal of Applied Physics, Vol. 101, 16 May 2007, PP. 104501-104505. (SCI Impact Factor: 2.316=14216/6137).　

[6]. Jyi-Tsong Lin and Yi-Chuen Eng, “Influence of Block Oxide Width on a Silicon on Partial Insulator Field-Effect Transistor,” IEEE Transactions on Electron Devices, Vol. 54, No. 11, November 2007, PP. (SCI Impact Factor: 2.105=1480/703)　

[7]. Yi-Chuen Eng and Jyi-Tsong Lin, “A Novel Blocking Technology for Improving the Short-Channel Effects in Polycrystalline Silicon TFT Devices,” IEEE Transactions on Electron Devices, Vol. 54, No. 12, December 2007, PP. (SCI Impact Factor: 2.105=1480/703)　

[8]. Jyi-Tsong Lin, and Kuo-Dong Huang, “A Non-Classical Polysilicon Thin-Film Transistor with Symmetric Trenched Body,” Electronics Letters, (SCI Impact Factor: 1.063=2088/1964)　

[9]. Jyi-Tsong Lin, Kuo-Dong Huang, and Shih-Tsong Lin, “The Effect of a Smart Body Tie on the Bottom Gate Thin Film Transistor”, Solid-State Electronics, 2007, PP. (SCI Impact Factor: 1.159=723/624)　

II. 國際會議論文45篇:　

III. 國內會議論文40篇:　

IV. 專利Patents ( 6件，19件PENDING)。　

V. 其他　

主要設備

項目

1. SUN WORKSTATION兩部，及雙核心與四核心PC個人電腦工作站15台。　

2. CADANCE IC 設計軟體，TMA TCAD與ISE TCAD製程與元件模擬軟體。　